Blog về Bộ xử lý Imx6 cho phép hiển thị độ phân giải cao vượt quá giới hạn LVDS kênh đơn

Trong thiết kế hệ thống nhúng, lái màn hình LVDS có độ phân giải cao, tỷ lệ làm mới cao đã trở thành một nhiệm vụ ngày càng phổ biến nhưng đầy thách thức.Đặc biệt khi nhắm mục tiêu một màn hình chỉ hỗ trợ giao diện LVDS một kênh với độ phân giải 1920x1080@60Hz, đồng hồ pixel cần thiết (Dotclock) 148,5 MHz đặt ra yêu cầu đáng kể về tốc độ truyền dữ liệu của bộ điều khiển giao diện.Bài viết này đi sâu vào các nút thắt kỹ thuật cốt lõi gặp phải trong quá trình điều chỉnh giao diện như vậy và khám phá các giải pháp dựa trên.MX6 bộ xử lý, nhằm cung cấp cho các kỹ sư hướng dẫn rõ ràng và hiểu biết kỹ thuật thực tế.

Đường nghẽn kỹ thuật: giới hạn tốc độ của LVDS một kênh

Đối với màn hình có độ phân giải 1920x1080@60Hz, đồng hồ pixel (Dotclock) là 148,5 MHz.Giao diện LVDS (Định hiệu khác biệt điện áp thấp) truyền dữ liệu thông qua tín hiệu khác biệt để giảm nhiễu điện từ và cải thiện tốc độ truyền. Trong cấu hình LVDS một kênh, mỗi cặp đường khác biệt thường truyền một bit dữ liệu. Để tính toán đồng hồ trình phân loại cần thiết,số lượng bit dữ liệu thực tế phải được xem xét. Một mô hình truyền dữ liệu LVDS phổ biến lập bản đồ dữ liệu pixel 8-bit (kênh RGB) đến các đường dữ liệu. Tuy nhiên, tốc độ truyền LVDS thực tế không phải là số nhân đơn giản của đồng hồ pixel;nó liên quan đến các yếu tố như mã hóa dữ liệu và nhân đồng hồ.

Việc tính toán "148,5 MHz Dotclock * 7 Databit = 1039,5 MHz Serializer Clock" có thể lệch khỏi thực tiễn tiêu chuẩn hoặc dựa trên một chương trình mã hóa cụ thể. A more conventional understanding is that the serializer clock for single-channel LVDS transmission of a 1920x1080@60Hz video signal is typically a multiple of the pixel clock to cover all pixel data and synchronization signalsVí dụ, nếu truyền dữ liệu pixel 8-bit được sử dụng, theo lý thuyết, đồng hồ serializer cần phải gấp 8 lần đồng hồ pixel.Thiết kế giao diện LVDS thực tế và phương pháp lập bản đồ dữ liệu có thể khác nhau. Vấn đề cốt lõi là nếu tần số đồng hồ serializer tối đa của giao diện LVDS một kênh bị giới hạn (ví dụ: 595 MHz như đã đề cập),trực tiếp sử dụng truyền đơn kênh cho tín hiệu độ phân giải cao sẽ vượt quá khả năng của nó.

Kết luận:Đề xuất "1039.5 MHz Serializer Clock" có khả năng vượt quá giới hạn phần cứng của nhiều giao diện LVDS một kênh (ví dụ: 595 MHz),làm cho không thể điều khiển màn hình 1920x1080@60Hz trực tiếp với giao diện LVDS một kênh.

Giải pháp: Chế độ LVDS hai kênh trong bộ xử lý i.MX6

Để giải quyết các hạn chế tốc độ của LVDS một kênh, một giải pháp phổ biến là tận dụng khả năng đầu ra LVDS hai kênh của các bộ xử lý như loạt i.MX6.Chế độ LVDS hai kênh chia luồng dữ liệu thành hai kênh LVDS độc lập, hiệu quả làm giảm một nửa tổng tốc độ dữ liệu và giảm yêu cầu đồng hồ bộ cho mỗi kênh.

Trong chế độ này, dữ liệu được chia thành các phần lẻ (ODD) và thậm chí (EVEN), được truyền qua hai kênh LVDS. Nếu yêu cầu đồng hồ đầu tiên của bộ nối tiếp là 1039,5 MHz,chế độ hai kênh làm giảm nó xuống khoảng 519.75 MHz mỗi kênh, thường nằm trong khả năng giao diện LVDS của bộ xử lý i.MX6 (ví dụ, dưới giới hạn 595 MHz).

Kết luận:Sử dụng chế độ LVDS hai kênh của i.MX6 (chế độ SPLIT) là một giải pháp hiệu quả để giảm yêu cầu đồng hồ bộ. Tuy nhiên, điều này đòi hỏi màn hình hỗ trợ đầu vào LVDS hai kênh,có nghĩa là nó phải hợp nhất chính xác các luồng dữ liệu từ cả hai kênh.

Thông tin chính: Xác định các kênh dữ liệu ODD/EVEN

Khi sử dụng chế độ LVDS hai kênh, một câu hỏi quan trọng là xác định kênh LVDS nào (thường là giao diện vật lý trên PHY) truyền dữ liệu ODD và truyền dữ liệu EVEN.Điều này trực tiếp ảnh hưởng đến cấu hình trình điều khiển hiển thị và kết nối tín hiệu vật lý.

Thông tin về phân bổ kênh dữ liệu ODD/EVEN thường có thể được tìm thấy trong các nguồn sau:

1. i.MX6 Sổ tay tham khảo kỹ thuật (TRM):Nguồn chính đáng nhất, chi tiết hoạt động của bộ điều khiển LVDS, cấu hình đăng ký và bản đồ kênh.LVDS1_TXP/N) tương ứng với các luồng dữ liệu lẻ hoặc lẻ.
2. i.MX6 Đặc điểm điện hoặc trang dữ liệu:Các tài liệu này cung cấp các định nghĩa phím và mô tả chức năng, có thể gián tiếp chỉ ra việc phân bổ kênh.
3. Bảng sơ đồ phát triển EVK chính thức:Nếu sử dụng một bảng phát triển i.MX6, sơ đồ của nó cho thấy rõ ràng các kết nối giao diện LVDS và cách các chân đầu ra LVDS của bộ xử lý kết nối với máy thu hoặc giao diện hiển thị.
4. Hiển thị trang dữ liệu hoặc hướng dẫn sử dụng:Trong khi thông tin chính nằm ở phía bộ xử lý, tài liệu của màn hình có thể cung cấp các định nghĩa chân giao diện LVDS,bao gồm hỗ trợ chế độ hai kênh và thứ tự kênh dữ liệu dự kiến.
5. Bảng dữ liệu chip LVDS Driver/PHY:Nếu sử dụng trình điều khiển LVDS hoặc chip PHY độc lập (ví dụ, dòng SN65LVDS của TI), trang dữ liệu của nó sẽ chứa thông tin quan trọng về cấu hình kênh và phân bổ tín hiệu.

Lưu ý:Luôn tham khảo tài liệu kỹ thuật mới nhất cho mô hình i.MX6 cụ thể (ví dụ: i.MX6Solo, i.MX6Dual, i.MX6Quad) vì cấu hình giao diện có thể khác nhau.Giao tiếp với các nhà sản xuất màn hình về các yêu cầu giao diện LVDS cũng rất quan trọng để thích nghi thành công.

Tóm lại

Việc điều chỉnh màn hình LVDS một kênh với độ phân giải 1920x1080@60Hz phải đối mặt với các hạn chế phần cứng do hạn chế tốc độ dữ liệu.Các bộ xử lý dòng MX6 cung cấp một giải pháp khả thi thông qua đầu ra LVDS hai kênhNguồn đáng tin cậy nhất cho phân bổ kênh dữ liệu ODD / EVEN là Sổ dẫn tài liệu kỹ thuật (TRM) i.MX6,bổ sung bằng các trang dữ liệuNghiên cứu cẩn thận về các vật liệu này và cấu hình phần mềm thích hợp là chìa khóa để đạt được chức năng hiển thị LVDS độ phân giải cao.